پیاده‌سازی الگوریتم گوشه‌یابی هریس
فرمت فایل دانلودی: .docفرمت فایل اصلی: doc
تعداد صفحات: 8
حجم فایل: 1091 کیلوبایت
قیمت: 7600 تومان
توضیحات:
تحقیق پیاده‌سازی الگوریتم گوشه‌یابی هریس با استفاده از خط لوله و موازی سازی، در قابل فایل word و در حجم 8 صفحه.
الگوریتم های گوشه یابی از الگوریتم های پردازش تصویر است که در اکثر موارد به عنوان یک پیش پردازش لازم است. یکی از بهترین این الگوریتم ها الگوریتم گوشه یابی هریس است. در این مقاله با استفاده از 4 منبع معتبر چند پیاده سازی با استفاده از خط لوله و موازی سازی بررسی شده است.
چکیده:
یافتن گوشه‌های موجود در تصویر یکی از پیش‌پردازش‌های لازم برای بسیاری از الگوریتم‌های پردازش تصویر مانند تشخیص ویژگی، ردیابی حرکت و تطبیق تصاویر است. الگوریتم هریس به دلیل مقاوم بودن در برابر اعمال چرخش و تبدیل روی تصویر برای این کار الگوریتم محبوبی است. در این مقاله دو معماری مختلف بر اساس دو سخت افزار ارائه می‌شود. در معماری اول از FPGA برای طراحی یک ساختار خط‌لوله با عملکرد بی‌درنگ استفاده شده است. این طراحی 3 خط‌لوله دارد. وضوح تصویر آن 640×480 در نظر گرفته شده است. سیستم طراحی‌شده توان پردازش 0.33 پیکسل در هر پالس ساعت را با فرکانس کاری 100 مگاهرتز دارد. معماری دوم برای پردازنده CSX700 یک طراحی بسیار کم‌مصرف و موازی را به وجود می‌آورد. در این طراحی با پیاده‌سازی کارامد به سرعت 465 فریم بر ثانیه برای تصاویر 480×640 و 142 فریم بر ثانیه برای تصاویر720×1280 دست می‌یابیم.
فهرست مطالب:
مقدمه
مروری بر الگوریتم هریس
معماری‌های پیشنهادی
معماری مبتنی بر استفاده از FPGA
استفاده از یک پردازنده چند هسته‌ای
نتایج و ارزیابی
ارزیابی نتایج معماری مبتنی بر FPGA
ارزیابی و نتایج معماری دوم
نتیجه‌گیری
مراجع
تحقیق پیاده‌سازی الگوریتم گوشه‌یابی هریس با استفاده از خط لوله و موازی سازی، در قابل فایل word و در حجم 8 صفحه.
الگوریتم های گوشه یابی از الگوریتم های پردازش تصویر است که در اکثر موارد به عنوان یک پیش پردازش لازم است. یکی از بهترین این الگوریتم ها الگوریتم گوشه یابی هریس است. در این مقاله با استفاده از 4 منبع معتبر چند پیاده سازی با استفاده از خط لوله و موازی سازی بررسی شده است.
چکیده:
یافتن گوشه‌های موجود در تصویر یکی از پیش‌پردازش‌های لازم برای بسیاری از الگوریتم‌های پردازش تصویر مانند تشخیص ویژگی، ردیابی حرکت و تطبیق تصاویر است. الگوریتم هریس به دلیل مقاوم بودن در برابر اعمال چرخش و تبدیل روی تصویر برای این کار الگوریتم محبوبی است. در این مقاله دو معماری مختلف بر اساس دو سخت افزار ارائه می‌شود. در معماری اول از FPGA برای طراحی یک ساختار خط‌لوله با عملکرد بی‌درنگ استفاده شده است. این طراحی 3 خط‌لوله دارد. وضوح تصویر آن 640×480 در نظر گرفته شده است. سیستم طراحی‌شده توان پردازش 0.33 پیکسل در هر پالس ساعت را با فرکانس کاری 100 مگاهرتز دارد. معماری دوم برای پردازنده CSX700 یک طراحی بسیار کم‌مصرف و موازی را به وجود می‌آورد. در این طراحی با پیاده‌سازی کارامد به سرعت 465 فریم بر ثانیه برای تصاویر 480×640 و 142 فریم بر ثانیه برای تصاویر720×1280 دست می‌یابیم.
فهرست مطالب:
مقدمه
مروری بر الگوریتم هریس
معماری‌های پیشنهادی
معماری مبتنی بر استفاده از FPGA
استفاده از یک پردازنده چند هسته‌ای
نتایج و ارزیابی
ارزیابی نتایج معماری مبتنی بر FPGA
ارزیابی و نتایج معماری دوم
نتیجه‌گیری
مراجع
پرداخت با کلیه کارتهای عضو شتاب امکان پذیر است.
تحقیق اصول كلي رادارها و عملكرد آنها
پرسشنامه ارزیابی ابعاد مدیریت دانش در سازمان
بررسی فضائل رضوی در کتب عرفانی
تحقیق ارزیابی مشتری مداری بر اساس مدل سروکوال در شهرداری های استان مازندران- مطالعه موردی
پرسشنامه استاندارد تشخیص مدیریت دانش
مشخصات
- تولید و فروش گچ پلیمری
- webdes
- داروخانه پلاس | داروخانه آنلاین شبانه روزی
- ترشیز وب
- بانک اطلاعات مشاغل
- لباس زیر شیردهی نخی یقه دار زنانه خالدار
- تیم والیبال کاراسونو
- تک تاک
- شرکت کالای صنعت نفت
- محصولات کیهان
- delsatecco.rozblog.com
- قفل دیجیتال
- فارسروید
- beroozha
- Rank2Game
- پویان اسکنر
- lilini
- تعمیر و فروش
- kiamehr85
- دانلود رایگان کتاب
- ویلم
- پچ لیگ برتر ایران
- تفریحی و دانلود
- کنترلی کردن درب آپارتمان
- فن کویل